×
《集成電路可測性設計工程師》課程是工業和信息化部教育與考試中心組織開展的“工業和信息化職業技能提升工程”培訓項目，旨在培養集成電路可測性設計(DFT)中級應用型人才，提升一線企業工作人員的理論和動手能力。
面向對象
集成電路設計、制造、測試相關企業的專業人員能力提升、以及企業剛接收的應屆研究生培訓需求。
主辦單位
北方工業大學培訓中心，高精尖創新研究院
協辦單位
廣東優科檢測認證有限公司
授課方式
線上直播授課
原價3500元，10人以上團體或在校生八折優惠
培訓時間：常年招生，具體開班時間請來電咨詢。
近期開班時間：2022年9月1日—9月5日
由工業和信息化部教育與考試中心頒發《工業和信息化職業能力證書》,學員信息納入“工業和信息化技術技能人才庫”，可在官網（www.miiteec.org.cn）查詢。
| 上課時間 | 課程名稱 | 涵蓋的知識點 | 課時 |
| 第一天 19:30-21:00 | 集成電路測試技術概述 | 測試技術在芯片中的作用，測試技術的分類，自動測試設備ATE，測試技術面臨的挑戰和未來。 | 2 |
| 第二天 19:00-22:10 | 數字集成電路測試方法 | 集成電路測試意義及分類，數字邏輯電路與故障模型，組合邏輯電路測試，時序邏輯電路測試，可測性設計方法。 | 4 |
| 第三天 14:00-17:10 | 邏輯電路可測性設計方法 | 集成電路設計流程，邏輯電路的分類，Scan掃描電路技術，ATPG自動測試向量產生技術。 | 4 |
| 第三天 19:00-22:10 | 邏輯電路可測性設計方法 | ATPG自動測試向量產生壓縮技術，LBIST邏輯自測試技術，ATPG自動測試向量產生IP Core，ATPG自動測試向量產生和大規模集成電路先進邏輯測試方法。 | 4 |
| 第四天 14:00-17:10 | Memory存儲器可測性設計方法 | Memory故障模型，Memory測試算法，Memory測試流程，Memory 自我修復，Memory內建自測試技術MBIST。 | 4 |
| 第四天 19:00-21:15 | Boundary Scan 邊界掃描電路技術與方法 | IEEE1149.1邊界掃描基礎，IEEE 1149.1邊界掃描應用， IEEE 1149.6邊界掃描應用，IEEE 1687及應用。 | 3 |
| 第五天 19:00-19:45 | Analog and Mixed Signal Test 模擬及混合信號電路測試 | 模擬電路故障模擬，模擬電路故障模擬流程，DDR PHY測試實例。 | 1 |
| 第五天 19:55-21:25 | Diagnosis & Yield improvement ATE測試失效分析和良率改善 | 芯片測試結果log分析，Diagnosis 失效診斷分析，Yield improvement 良率改善與分析。 | 2 |
| 四天后 19:00-21:00 | 考試 | ||
授課講師主要由來自北方工業大學及業界經驗豐富的資深測試應用技術專家組成，均具有10年以上的集成電路測試教育培訓及復雜芯片可測性設計應用經歷。對復雜芯片SOC如人工智能，汽車電子和GPU等可測性設計，積累了實際的技術經驗。在邏輯電路可測性設計、存儲器可測性設計、邊界掃描技術、內建自測試技術設計方面，全面掌握當前芯片測試設計的需求和工程測試設計規劃的制定。對主流可測性設計軟件的項目開發與應用方面具有豐厚的理論和實踐積淀。
如果您對我司的產品或服務有任何意見或者建議，您可以通過這個渠道給予我們反饋。您的留言我們會盡快回復！
掃碼咨詢
微信訂閱號